

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002262545 A

(43) Date of publication of application: 13.09.02

(51) Int. CI

H02M 3/07 G11C 16/06

H01F 17/00 H01L 27/04

H01L 21/822

H02M 7/21

(21) Application number: 2001053728

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 28.02.01

(72) Inventor:

IKEHASHI TAMIO


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device comprising a high voltage generating circuit which utilizes a microtransformer having a structure suitable for the generation of a high voltage.

SOLUTION: In the semiconductor device comprising the high voltage generating circuit, the high voltage generating circuit is provided with a voltage boosting circuit 1, in which a voltage boosting unit composed of a capacitor C and a rectifying transistor QN0 which is driven by the capacitor C to transfer electrical charge in one direction is connected in series in a plurality of stages between Vcc and an output terminal Vout, a transformer 2 provided with a primary coil and a secondary coil with the secondary side output thereof supplied to the capacitor of the voltage boosting circuit 2 and a pulse generator 3 to supply a pulse to a primary side of the transformer 2.

COPYRIGHT: (C)2002,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-262545 (P2002-262545A)

最終頁に続く

(43)公開日 平成14年9月13日(2002.9.13)


(51) Int.Cl.7		स ्त्राका हा		D :					
	0 /07	職別記号		F				•	テーマコート*(参考)
H02M	3/07				2 M	3/07			5 B O 2 5
G11C	16/06			H 0	1 F	17/00		В	5 E O 7 O
H01F	17/00			H 0	2 M	7/21		Α	5 F O 3 8
H01L	27/04			G 1	1 C	17/00		632A	5 H O O 6
	21/822			ΗO	1 L	27/04		G	5H730
			審查請求	未請求	下 簡	マダク数12	OL	(全 10 頁)	最終頁に続く
(21)出願番号		特願2001-53728(P2001-	(71)	出願。	لـ 000000	3078			
						株式会	社東芝		
(22)出顧日		平成13年2月28日(2001.2					浦一丁目1番	1 县	
				(72)	発明者			, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	*
		•		``		. ,		市委区小向事	芝町1番地 株
				ļ					トロニクスセン
						夕一内		.,,	トロニシスセン
				(74)	代理人				
					, 4-11->		~20 : 伊丹	BA.	
						71-22	. 6-71	lor	
				1		-			

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 高電圧生成に適したマイクロトランスフォーマの構造及びその様なマイクロトランスフォーマを用いた高電圧発生回路を内蔵する半導体装置を提供する。

【解決手段】 高電圧発生回路を内蔵する半導体装置において、高電圧発生回路は、キャパシタCとこれにより駆動されて一方向に電荷を転送する整流用トランジスタQN0とからなる昇圧ユニットがVccと出力端子Voutの間に複数段直列接続された昇圧回路1と、一次コイルと二次コイルを備え、その二次側出力が昇圧回路2のキャパシタに供給されるトランスフォーマ2と、このトランスフォーマ2の一次側にパルスを供給するパルス発生器3とから構成される。



【特許請求の範囲】

【請求項 1 】 高電圧発生回路を内蔵する半導体装置に おいて、

1

前記高電圧発生回路は、

キャパシタとこれにより駆動されて一方向に電荷を転送する整流回路とからなる昇圧ユニットが基準端子と出力端子の間に複数段直列接続された昇圧回路と、

一次コイルと二次コイルを備え、その二次側出力が前記 昇圧回路のキャパシタに供給されるトランスフォーマ と.

とのトランスフォーマの一次側にパルスを供給するパルス発生器と、を有することを特徴とする半導体装置。

【請求項2】 前記トランスフォーマの二次コイルの第 1及び第2の端子にそれぞれ、アノードが接地されたダイオードが接続されていることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記トランスフォーマの二次コイルの第 1の端子の出力が前記昇圧回路の偶数段の昇圧ユニット のキャパシタに供給され、第2の端子の出力が前記昇圧 回路の奇数段の昇圧ユニットのキャパシタに供給される 20 ことを特徴とする請求項1記載の半導体装置。

【請求項4】 前記トランスフォーマの二次コイルの第 1及び第2の端子とその出力が供給されるキャバシタと の間にそれぞれ、二次コイルからキャバシタの方向にの み電流を流すように整流素子が挿入され、更に各整流素 子の下流側に、制御信号により電荷を放電するトランジ スタが設けられていることを特徴とする請求項1記載の 半導体装置。

【請求項5】 前記整流素子は、ダイオード接続されたトランジスタであるととを特徴とする請求項4記載の半導体装置。

【請求項6】 高電圧発生回路を内蔵する半導体装置に おいて、

前記高電圧発生回路は、

一次コイルと二次コイルを備えて構成されたトランスフ ォーマと、

このトランスフォーマの一次側にパルスを供給するパルス発生器と、

前記トランスフォーマの二次コイルの第1及び第2の端 子にそれぞれカソードが接続され、アノードが接地され 40 たダイオードと、

前記トランスフォーマの二次コイルの第1及び第2の端子と出力端子との間にそれぞれ、二次コイルから出力端子の方向にのみ電流を流すように介在させた、ダイオード接続されたトランジスタと、を有することを特徴とする半導体装置。

【請求項7】 前記出力端子に、出力電圧のレベルを検知して前記パルス発生器の活性及び非活性を制御する電圧リミッタが設けられていることを特徴とする請求項1 又は6記載の半導体装置。 【請求項8】 前記トランスフォーマの一次コイル及び 二次コイルは、半導体基板上に絶縁膜を介して慣層され た、渦巻き状にパターニングされた配線層により形成さ れた平面型コイルであり、

前記半導体基板に、前記平面型コイルの中心を通って前記半導体基板に下ろされた垂線と交差する直線状の素子分離領域が形成されていることを特徴とする請求項1又は6記載の半導体装置。

【請求項9】 半導体基板と、

10 この半導体基板上に、渦巻き状にパターニングされた配線層により形成された平面型コイルと、

前記半導体基板に、前記平面型コイルの中心を通って前 記半導体基板に下ろされた垂線と交差する直線状に形成 された素子分離領域とを有することを特徴とする半導体 装置。

【請求項10】 半導体基板と、

この半導体基板を覆う第1の絶縁膜上に渦巻き状にバターニングされた第1の配線層により形成された第1のコイルと、

20 との第1のコイルを覆う第2の絶縁膜上に、第1のコイルと同軸的に渦巻き状にパターニングされた第2の配線層により形成された第2のコイルと、

前記半導体基板に、前記第1及び第2のコイルの中心を 通って前記半導体基板に下ろされた垂線と交差する直線 状に形成された素子分離領域とを有し、

前記第2のコイルを一次コイル、前記第1のコイルを二次コイルとしてトランスフォーマが構成されていることを特徴とする半導体装置。

【請求項11】 前記第2のコイルを覆う第3の絶縁膜上に、第1及び第2のコイルと同軸的に渦巻き状にパターニングされた第3の配線層により形成されて、前記第1のコイルと並列接続されて一次コイルとして用いられる第3のコイルを有することを特徴とする請求項10記載の半導体装置。

【請求項12】 前記素子分離領域は放射状に形成されていることを特徴とする請求項8,9,10のいずれかに記載の半導体装置。

[発明の詳細な説明]

[0001]

【発明の属する技術分野】との発明は、高電圧発生回路 を内蔵する半導体メモリ等の半導体装置に関する。

[0002]

【従来の技術】NAND型、NOR型のフラッシュメモリでは、書き込みや消去動作に10~20Vの高電圧を必要とする。この様な高電圧は通常、図10に示すような昇圧回路により生成されている。この昇圧回路のキャバシタを駆動するクロックの周囲をT、昇圧ユニット一段当たりの容量をC、ダイオード接続された電荷転送トランジスタのしきい値電圧をVt、昇圧ユニットの段数50をN、出力電流を!outとすると、昇圧回路の出力電

(3)

EV outは、数1のようになる(Φ).F.Dickson, "On-Chip High Voltage Generation in MOS Integrated Circuits Using anImproved Voltage Multiplier Technique", IEEE Journal of Solid-State Circuits, Vol.SC-11,No.3,pp374-378,June 1976参照)。

[0003]

【数1】Vout=(N+1)(Vcc-Vt)-(NT/C)Iout

【0004】との昇圧回路の回路面積は、昇圧回路の容量の総和NCにほぼ比例している。近年半導体メモリの 10 微細化に伴い、電源電圧Vccは低下する傾向にあるが、フラッシュメモリの書き込み消去電圧は下がっていない。このことは、数1から明らかなように、昇圧回路の段数を増やす必要があることを意味している。したがって従来の昇圧回路を使っている限り、電源電圧Vccの低下に伴い昇圧回路の回路面積比率は増加してゆく。特に電源電圧Vccが1.8V以下の世代では、昇圧回路の面積がチップ面積のかなりの割合を占め、チップコストを増大させる深刻な要因となる。

【0005】とうした状況に鑑み、回路面積が小さくか つ低電源電圧領域でも動作可能な高電圧生成回路の構成 手法として、半導体基板に形成されたマイクロトランス フォーマ(microtransformer)を利用することが考えら れる。磁界の変化による誘導起電力を利用したトランス フォーマによる高電圧生成方式は、旧来からよく知られ ている。トランスフォーマは、図11に示すように、巻 数比1:nの一次コイルと二次コイルを誘磁率の高い強 磁性体に巻き付けた構造をしている。強磁性体は磁束の 洩れをなくすためにいれてある。
一次コイルに振幅Vの パルス電圧を入力すると、磁束の洩れがない場合(すな 30 わち結合定数(coupling factor)が1の場合)、二次コ イルでは振幅n Vのパルスが生成される。但し、電流は 1/nになる。トランスフォーマにおいてエネルギーの 損失はない。また、二次コイルの出力に整流素子を設け れば、出力電圧のDC化ができる。

【0006】との様なトランスフォーマを半導体チップ上に形成したもの(マイクロトランスフォーマ)を用いれば、原理的にはフラッシュメモリの高電圧生成回路ができる。しかし実際に有効に機能する高電圧生成回路を作るためには、いくつかの課題を克服する必要がある。 【0007】

【発明が解決しようとする課題】第一の課題は、マイクロトランスフォーマの構造と製造プロセスに関するものである。現状の半導体メモリで使用されている材料は空気と同程度の透磁率しか持たないため、図11のような3次元形状のトランスフォーマを採用する限り、強磁性体の使用は必須となる。半導体チップ上に強磁性体コアを形成する技術は進展しつつある(例えば、②J.Y.Parket al., "Packaging—Compatible Microtransformers on a Silicon Substrate", IEEE 50th Electronic Compo 50

nents & Technology Conference,pp206–210,2000. ②M. Mino et al., "Planar Microtransformer with Monolit hically-Integrated Rectifier Diodes for Micro-Switching Converters", IEEE Transactions on Magnetics, Vol.32,No.2,pp291–296,March 1996).

【0008】しかし、3次元形状のトランスフォーマを 半導体メモリに搭載することを考えた場合、製造プロセ スの複雑化によるコスト増が昇圧回路面積縮小によるコ スト減を上回り、総コストとしては増大する可能性が高 い。また現段階で半導体チップ上に形成可能な強磁性体 コアは、概して低い誘磁率しか持たない(@J.Driesen et al., "Electric and Magnetic FEM Modeling Strate gies for Micro-Inductors", IEEE Transactions on Mag netics, Vol.35, No.5, pp3577-3579, September 1999) . 【0009】更に、強磁性体を微細化したことによる反 磁界の効果(6)白江公輔他著、"マイクロ磁気デバイス のすべて"、工業調査会、1992)や、渦電流(eddy curr ent)などの問題をクリアする必要がある。こうした諸問 題を回避するには、強磁性体を使用せず、現有の半導体 メモリ製造プロセスで形成可能で、なおかつ高い結合定 数を有するマイクロトランスフォーマが必要となる。最 近研究されている平面マイクロトランスフォーマ(Plane r Microtransformer)は、その候補として有力である。 【0010】平面マイクロトランスフォーマにはいくつ かの種類がある。その一つは、図12のような形状をし ている。一次コイルと二次コイルは同一のメタル配線層 で形成されており、コンタクトへの接続は第二のメタル 配線層でとる。渦巻き状の一次コイルと二次コイルが絡 まった構造をしているため、強磁性体を用いずとも高い 結合定数が実現できる。結合定数は巻数比1:1の場合 0.82、巻数比1:1.5の場合0.76となる(⑥ J.R.Long, "Monolithic Transformers for Silicon RF IC Design", IEEE Journal of Solid State Circuits, V ol.35,No.9,pp1382-1382,September 2000)。

【0011】平面マイクロトランスフォーマの第二のタイプは、図13のような渦巻き状のメタル配線を、図14に示すように、縦に重ねた形状とするものである。一次コイルは第一のメタル配線層、二次コイルは第二のメタル配線層でつくり、明示していない第三のメタル配線層でコンタクトへの接続をとる。したがって三層のメタル配線層で実現可能である。第一と第二のメタル配線層の間の間隔が十分小さければ、磁束の洩れを小さくできる。巻数比1:1のコイルでメタル配線層間の間隔が1μm程度の場合、約0.9の結合定数が実現できる。【0012】とれらの平面マイクロトランスフォーマは、半導体メモリの高電圧生成回路用として使える可能性を秘めている。しかし2V程度の電源電圧から20V近い高電圧を生成するには、1:10以上の巻数比にする必要がある。従来の平面マイクロトランスフォーマの

場合、巻数比が大きくなるにつれ結合定数が小さくなる

傾向にある。このことは、マイクロトランスフォーマに おけるエネルギー損失が増大し、レイアウト面積も増え ることを意味している。したがって半導体メモリの高電 圧生成に使う場合は、巻数比が大きくなっても高い結合 定数が保てるようなマイクロトランスフォーマを開発す る必要がある。

【0013】マイクロトランスフォーマのもう一つの問 題は、半導体基板上に生成される渦電流である。磁束変 化を妨げるように流れる渦電流は、結合定数を低下させ る働きをする。渦電流を減らすには平面マイクロトラン スフォーマ近傍、特にその上下のメタル配線を減らすと とが有効であるが、半導体基板自体はなくすことができ ない。文献⑥では基板抵抗を高くして渦電流生成を抑え ているが、半導体メモリの基板抵抗はメモリセルやトラ ンジスタ特性に基づいて決定されるため、マイクロトラ ンスフォーマのためだけに基板抵抗値を変更することは できない。したがって基板抵抗を変えることなく、基板 上に生成される渦電流を低減することが必要となる。

【0014】第二の課題は、高電圧を生成する回路方式 に関するものである。半導体メモリへの適用を考えた場 20 合、トランスフォーマによって作られた交流高電圧か ら、直流高電圧を効率的に生成する回路が必要となる。 このような回路はパワーデバイスの分野では良く知られ ているが、そのいくつかの実現方式のうち、フラッシュ メモリへの適用に適した方式を選択する必要がある。特 に、フラッシュメモリにおいて使用可能な素子を用い て、最も有効に機能する高電圧生成回路をつくる必要が ある。

【0015】トランスフォーマを用いて半導体メモリ用 の高電圧を生成する方法は、既に米国特許第57215 06号、米国特許第5900764号、米国特許第61 11451号等で報告されている。しかしてれらで述べ られている方式は、DRAMで使用する、電源電圧の高 々2倍程度の電圧を生成するものであり、10~20V といった高電圧の生成には適していない。

【0016】この発明は、高電圧生成に適したマイクロ トランスフォーマの構造及びその様なマイクロトランス フォーマを用いた高電圧発生回路を内蔵する半導体装置 を提供することを目的とする。

[0017]

【課題を解決するための手段】との発明は、高電圧発生 回路を内蔵する半導体装置において、前記高電圧発生回 路は、キャバシタとこれにより駆動されて一方向に電荷 を転送する整流回路とからなる昇圧ユニットが基準端子 と出力端子の間に複数段直列接続された昇圧回路と、一 次コイルと二次コイルを備え、その二次側出力が前記昇 圧回路のキャパシタに供給されるトランスフォーマと、 このトランスフォーマの一次側にパルスを供給するパル ス発生器と、を有することを特徴とする。

パルスを、トランスフォーマにより昇圧して与えること によって、昇圧回路の段数を少なくして十分な高電圧を 発生させることが可能になる。従って、フラッシュメモ リ等の半導体装置における昇圧回路の占有面積を小さく することが可能になる。

【0019】との発明において、トランスフォーマの二 次コイルの第1及び第2の端子にそれぞれ、アノードが 接地されたダイオードを接続することにより、昇圧回路 に正パルス電圧を供給することができる。また、トラン 10 スフォーマの二次コイルの第1の端子の出力が昇圧回路 の偶数段の昇圧ユニットのキャパシタに、第2の端子の 出力が昇圧回路の奇数段の昇圧ユニットのキャパシタに 供給されるようにすれば、昇圧回路を二相駆動すること ができる。

【0020】との発明において、好ましくは、トランス フォーマの二次コイルの第1及び第2の端子とその出力 が供給されるキャバシタとの間にそれぞれ、二次コイル からキャパシタの方向にのみ電流を流すように整流素子 を挿入する。これにより、トランスフォーマでの無用な 発振を防止することができる。更に、各整流素子の下流 側に、制御信号により電荷を放電するトランジスタを設 けることにより、昇圧回路を駆動する異なる位相のバル スの重なりを確実に防止することが可能になる。この場 合、整流素子としては、ダイオード接続されたトランジ スタを用いることが好ましく、これにより無用なパイポ ーラ動作を防止することができる。

【0021】との発明はまた、高電圧発生回路を内蔵す る半導体装置において、前記高電圧発生回路は、一次コ イルと二次コイルを備えて構成されたトランスフォーマ と、このトランスフォーマの一次側にパルスを供給する パルス発生器と、前記トランスフォーマの二次コイルの 第1及び第2の端子にそれぞれカソードが接続され、ア ノードが接地されたダイオードと、前記トランスフォー マの二次コイルの第1及び第2の端子と出力端子との間 にそれぞれ、二次コイルから出力端子の方向にのみ電流 を流すように介在させた、ダイオード接続されたトラン ジスタと、を有することを特徴とする。

【0022】この様に、従来の昇圧回路を用いることな く、トランスフォーマと全波整流回路を組み合わせると とによっても、10V程度の高電圧を発生させることが 可能である。との場合、全波整流回路を、ダイオードと トランジスタの組み合わせで構成することにより、高い 高電圧発生効率を得ることができ、また無用なバイボー ラ動作を防止することができる。

【0023】この発明による高電圧発生回路において、 好ましくはその出力端子に、出力電圧のレベルを検知し て前記パルス発生器の活性及び非活性を制御する電圧リ ミッタを設ける。また、トランスフォーマの一次コイル 及び二次コイルは、好ましくは、半導体基板上に絶縁膜 【0018】 この発明によると、従来の昇圧回路の駆動 50 を介して積層された、渦巻き状にパターニングされた配 7

線層により形成された平面型コイルとし、半導体基板には、平面型コイルの中心を通って半導体基板に下ろされた垂線と交差する直線状の素子分離領域を形成する。 これにより、平面型コイルを用いた場合の禍電流によるエネルギー損失を効果的に防止することができる。

【0024】との発明による半導体装置は更に、半導体基板と、この半導体基板上に、渦巻き状にバターニングされた配線層により形成された平面型コイルと、前記半導体基板に、前記平面型コイルの中心を通って前記半導体基板に下ろされた垂線と交差する直線状に形成された 10素子分離領域とを有することを特徴とする。

【0025】との発明による半導体装置は更に、半導体 基板と、との半導体基板を覆う第1の絶縁膜上に渦巻き 状にパターニングされた第1の配線層により形成された 第1のコイルと、この第1のコイルを覆う第2の絶縁膜 上に、第1のコイルと同軸的に渦巻き状にパターニング された第2の配線層により形成された第2のコイルと、 前記半導体基板に、前記第1及び第2のコイルの中心を 通って前記半導体基板に下ろされた垂線と交差する直線 状に形成された素子分離領域とを有し、前記第2のコイ 20 ルを一次コイル、前記第1のコイルを二次コイルとして トランスフォーマが構成されていることを特徴とする。 第2のコイルを覆う第3の絶縁膜上に更に、第1及び第 2のコイルと同軸的に渦巻き状にパターニングされた第 3の配線層により形成されて、第1のコイルと並列接続 されて一次コイルとして用いられる第3のコイルを有す るものとしてもよい。

【0026】以上のように、半導体基板上に平面型コイルやこれを用いたトランスフォーマを形成する場合に、その直下に素子分離領域を設けることにより、渦電流の 30流れない平面型コイルを実現することができる。素子分離領域は好ましくは、放射状に形成される。

[0027]

【発明の実施の形態】以下、図面を参照して、この発明の実施の形態を説明する。図1は、この発明の実施の形態による半導体装置に搭載される高電圧発生回路の構成を示している。具体的に半導体装置は、EEPROM、フラッシュメモリ等である。この高電圧発生回路の本質は、通常用いられる昇圧回路1と、マイクロトランスフォーマ2とを組み合わせたことにある。昇圧回路1は、整流回路としてのダイオード接続されたNMOSトランジスタQN0と、これに一端が接続されたキャバシタCとからなる昇圧ユニットを、電源Vccと出力端子Voutの間に複数段直列接続して構成されている。

【0028】マイクロトランスフォーマ2の一次コイルには、バルス発生器3の出力バルスが供給される。二次コイルの端子N1、N2に得られるパルス電圧が、昇圧回路1の奇数段及び偶数段のキャパシタCに供給されるようにしている。端子N1、N2には、アノードが接地されたダイオードD1、D2がそれぞれ接続されてい

る。従って、端子N1、N2にはパルス駆動により交互 に正パルスが得られ、これにより昇圧回路1の電荷転送 による昇圧動作が行われる。

【0029】マイクロトランスフォーマ2は、後述する 実施の形態の形状を採用するのが望ましいが、それ以外 のものを使ってもよい。またこのマイクロトランスフォ ーマ2の巻数比1:nのnの値は大きい方が望ましい が、n=1であってもインダクタンスならびに電流の時 間変化量が大きければ誘導起電力として高い値が得られ る。したがってnの値は1以上であればよい。マイクロ トランスフォーマ2は巻数比が大きくなるにつれ結合定 数は小さくなる傾向にあるため、20V近い高電圧をマ イクロトランスフォーマのみで作るのは効率的でない。 そとでとの実施の形態では、マイクロトランスフォーマ 2として、好ましくは結合定数が比較的高い巻数比1: 5程度のものを用いる。とれにより電源電圧Vccの数 倍程度のパルスを端子N1, N2に生成し、とのパルス を用いて昇圧回路1を駆動する。このようにすること で、昇圧回路1の段数を減らすことができ、結果的に昇 圧回路面積を縮小できる。

【0030】図1のマイクロトランスフォーマ2において、一次コイルのパルス振幅をV1、巻数比を1:n、結合定数をkm、ダイオードD1、D2のアノード・カソード間電圧をVfすると、二次コイルに得られるパルス電圧振幅は、V2=nkm(V1-Vf)となる。なお、図1の昇圧回路1内の整流回路としては、ダイオード接続のトランジスタを用いているが、整流作用を有する回路であれば、これ以外の回路構成を採用してもよい。

【0031】昇圧回路1で生成された電圧は、出力端子 Voutに接続された電圧ミリッタ4で検知される。出力電圧が所望の電圧を超えていると判定されたら、電圧ミリッタ4は、フラグ信号を第1状態とする。これによりパルス発生器3が非活性になり、昇圧動作が止まる。一方、出力電圧が所望の電圧よりも低いと判定されたら、電圧ミリッタ4はフラグ信号を第2状態とし、これを受けてパルス発生器3はパルス生成を開始する。昇圧回路1の出力端子Voutに接続されたキャパシタCsは、リップル削減のためのものである。このような電圧リミッタ4の制御により、昇圧回路1の出力電圧を所望の電圧に保つことができる。

【0032】なお、以上では正の高電圧を生成する場合を説明したが、この方式は負の電圧を生成する負電圧生成回路にも応用できる。この場合はマイクロトランスフォーマ2により増幅されたパルスを、負電圧生成回路(Negative Charge Pump)に入力すればよい。

【0033】図2は、他の実施の形態による高電圧発生 回路の構成を示す。図1の実施の形態と基本構成は同様 であり、対応する部分には同一符号を付して詳細な説明 50 は省く。この実施の形態においては、マイクロトランス

フォーマ2の二次側出力端子N1, N2と、昇圧回路1 の奇数段及び偶数段のキャパシタCに接続される端子N 3. N4との間にそれぞれ、端子N1. N2から端子N 3. N4側にのみ電流を流す整流回路として、ダイオー ド接続のNMOSトランジスタQN1, QN2を挿入し ている。

【0034】 このような整流回路を設けると、二次コイ ルで発生し得るLC発振を防ぐことができる。LC発振 が起こると、昇圧回路1の偶数段に入るパルスと奇数段 に入るバルスとが重なってしまい、正常な昇圧動作が行 10 なえなくなるので、整流回路を設けることは有効であ

【0035】端子N3、N4には更に、電荷を放電させ るためのNMOSトランジスタQN3, QN4を接続し ている。これらのNMOSトランジスタQN3, QN4 による放電動作は、信号S1, S2により相補的に制御 されるものとする。即ち、端子N3にバルスが供給され ている間は、端子N4は接地され、端子N4にパルスが 供給されている間は端子N3が接地されるようにする。

【0036】図3は、この様な制御を行ったときの、各 20 端子電圧波形を示している。制御信号S1, S2によっ て、端子N3,N4のパルス信号を強制的にリセットす ることで、昇圧回路1のキャパシタ駆動の重なりを防止 することができる。

【0037】図4は、更に別の実施の形態による高電圧 発生回路である。との実施の形態では、昇圧回路を組み 合わせることなく、マイクロトランスフォーマ2とその 二次側出力に設けられた整流回路5のみで高電圧を生成 する。整流回路5は、全波ブリッジ整流回路であるが、 端子N1、N2と接地端子の間のブリッジ片には、pn 接合ダイオードD1. D2を用い、端子N1. N2と出 力端子Voutの間のブリッジ片には、ダイオード接続 されたNMOSトランジスタQN1, QN2を用いてい る。

【0038】巻数比が大きく且つ、結合定数の大きいマ イクロトランスフォーマが得られる場合や、10V程度 の中間的な高電圧を生成する場合は、この実施の形態の 回路構成が有効となる。図4の整流回路5においてブリ ッジ片にpn接合ダイオードとNMOSトランジスタを 使い分けているのは、理由がある。その理由を以下に説 40 明する。

【0039】pn接合ダイオードD1, D2は例えば、 図5 に示すように、p型シリコン基板11に形成された n型ウェル12をカソード層とし、このn型ウェル12 に形成されたp型層13をアノード層として構成され る。カソード端子Kが端子N1、N2に、アノード端子 Aが接地端子に接続される。接地電位とマイクロトラン スフォーマ2の端子N1, N2との間の整流の場合は、 この様なpn接合ダイオードD1, D2を用いても、p 型層13がp型基板11と共に接地されるため、バイボ 50 逆巻に、渦巻き状にメタル配線層をバターニングした平

ーラ動作は起こりにくい。

(6)

【0040】しかし、同様のpn接合ダイオードを端子 N1、N2と出力端子Voutの間に用いたとすると、 アノード端子Aが端子N1、N2に、カソード端子Kが 出力端子Voutに接続される。このとき、マイクロト ランスフォーマ2から電流が供給され、端子N1の電圧 が約0Vから10V近くにまで急激に上昇すると、アノ ード端子Aからn型ウェル12内に流れ込んだ順方向電 流は、端子Nlとn型ウェル12の間の大きな電位差の ためにその全てがn型ウェル12のコンタクト (即ちカ ソード端子K)には吸収されず、一部はp型基板11に 流れ込む。とのため出力電流(出力端子Vout k転送 されるべき電荷) が減少し、高電圧発生の効率が悪化す る。また、p型基板llに流れ込むことでバイポーラ動 作することになり、近くにn型ウェルがあるとラッチア ップ等の原因ともなる。

【0041】この様な事情を考慮して、端子N1, N2 と出力端子Voutの間には、NMOSトランジスタQ N1,QN2による整流回路を用いる。これにより、p n接合ダイオードを用いた場合の不都合を解消すること ができる。なお、NMOSトランジスタQN1, QN2 は、しきい値電圧が小さいものを用いて、順方向電圧降 下を極力小さくすること、また逆方向バイアス時には良 好なカットオフ特性を示すことが好ましい。

【0042】図6は、図4の実施の形態を変形した実施 の形態である。 ととでは、マイクロトランスフォーマ2 の巻比数を1:2nとして、二次コイルの中間ノードを ダイオードD1、D2のアノード端子と共に接地してい る点が図4と異なる。図4の実施の形態の場合、二次コ イル端子N1又はN2と接地端子との間に得られる電圧 には、ダイオードD1. D2の順方向電圧Vfが入るか ら、その電圧振幅は、V2 = n k m (V1 - Vf)とな る。これに対して、図6のように構成すると、出力電圧 にVf成分が入ることはなく、損失をなくすことができ る。従って、図6のような二次コイルの構成は、図1や 図2の実施の形態に適用することも有効である。

【0043】とこまでの実施の形態で説明した高電圧生 成回路に使用するマイクロトランスフォーマ2は、大き い巻数比で高い結合定数を実現するものでなければなら ない。また渦電流の生成も極力抑制する必要がある。以 下とうした要請を満たしうるマイクロトランスフォーマ の好ましい構成例を説明する。但し、以下に説明するマ イクロトランスフォーマは、上述の各高電圧発生回路以 外の用途にも適用可能である。

【0044】図7は、マイクロトランスフォーマの構成 を斜視図で示している。半導体基板21上に、絶縁膜2 5 a を介して二次コイル2 3 が形成され、更にこの上に 絶縁膜25bを介して一次コイル24が同軸的に重ねら れている。一次コイル24、二次コイル23は、互いに 面型コイルである。一次コイル24の巻数を k として、 二次コイル23は巻数をkxnとする。

【0045】この構成は、図14のタイプを応用して、 巻数比1:nのトランスフォーマを作ったものである。 図12のタイプの場合は巻数比を大きくするほど磁束の 洩れが大きくなるが、このタイプでは、磁束の洩れの巻 数比依存が少ない。

【0046】半導体基板21には、渦電流を低減するた め、コイル24,23の中心を通って基板に下ろした垂 線と交差する直線状の素子分離領域22を形成してい る。具体的に図7では、互いに直交する2本の素子分離 領域22を形成しているが、1本のみでもよいし、放射 状に延びる複数本の素子分離領域を形成してもよい。素 子分離領域22としては、たとえばSTI(Shall ow Trench Isolation) による埋め 込み絶縁膜或いは、LOCOSによる酸化膜を用いると とができる。

【0047】半導体基板21上に生成される渦電流は基 板の表面部を同心円状に流れるため、この様な素子分離 領域22があると渦電流がブロックされ、結果として渦 20 電流自体が流れにくくなる。このような素子分離領域に よる渦電流の削減は、図12や図13の様な平面型マイ クロトランスフォーマすべてに対して有効である。

【0048】図8は別の実施の形態によるマイクロトラ ンスフォーマであり、一つの二次コイル23を二つの一 次コイル24a, 24bで挟んだ構造として、絶縁膜2 5a, 25b, 25cを介して積層している。二つの一 次コイル24a, 24bは、コンタクトC1-C2の 間、C3-C4の間で短絡して並列接続する。このコイ ル構造を用いると、二次コイル23を磁束が一様に通過 30 するため、結合定数をより大きくすることができる。メ タル配線層が4層以上ある場合はこの構造を採用するこ とができる。

【0049】図9は、図7に示したマイクロトランスフ ォーマを複数個並列に並べたものである。各一次コイル 24は、コンタクトC1-C2-C3の間、C4-C5 -C6の間を短絡して、二次コイル23は同様に、コン タクトC7-C8-C9の間、C10-C11-C12 の間を短絡して、全体として一つのトランスフォーマと

【0050】マイクロトランスフォーマ内の配線抵抗及 び寄生容量は遅延をもたらすため、一つのマイクロトラ ンスフォーマで大きな巻数を得ようとすると、髙周波応 答が難しくなる。巻数を保ったまま配線を太くすると配 線抵抗は下げられるが、寄生容量とレイアウト面積が増 加してしまう。図9に示したように、マイクロトランス フォーマをユニット化して複数個並列に並べてこれらを 並列接続すると、髙周波応答の点でもレイアウト面積の 点でも有利になる。

【0051】図9では省略したが、各マイクロトランス 50

フォーマの下部の半導体基板には、図7に示したと同様 に素子分離領域を設け、渦電流を低減させる。また、図 8に示した3層構造のマイクロトランスフォーマを複数 個並列に並べた構造を採用してもよい。

[0052]

【発明の効果】以上述べたようにこの発明による高電圧 生成回路は、低い電源電圧でも小さなレイアウト面積で 高電圧が生成でき、しかも既存の半導体製造プロセスを 変更することなく実現できる。平面型マイクロトランス 10 フォーマの下部半導体基板には、素子分離領域を設ける ことにより、渦電流を低減することができる。また一次 コイルと二次コイルを縦に重ねて巻数比をl:n(n≥ 1) に設定すれば、巻数比が大きくかつ結合定数の大き なトランスフォーマが得られる。

【図面の簡単な説明】

【図1】との発明の実施の形態による高電圧発生回路を 示す図である。

【図2】他の実施の形態による高電圧発生回路を示す図 である。

【図3】同実施の形態によるトランス出力波形を示す図 である。

【図4】他の実施の形態による高電圧発生回路を示す図 である。

【図5】同実施の形態に用いられるダイオードの構造を 示す図である。

【図6】他の実施の形態による高電圧発生回路を示す図 である。

【図7】との発明の実施の形態におけるトランスフォー マの構成を示す斜視図である。

【図8】トランスフォーマの他の構造を示す斜視図であ る.

【図9】トランスフォーマの他の構成を示す斜視図であ

【図10】従来の昇圧回路の構成を示す図である。

【図11】従来のトランスフォーマの構成を示す図であ

【図12】従来の平面型トランスフォーマの構成を示す 図である。


【図13】従来の平面型トランスフォーマの他の構成を 40 示す図である。


【図14】従来の平面型トランスフォーマの他の構成を 示す図である。

【符号の説明】


1…昇圧回路、2…トランスフォーマ、3…パルス発生 器、4…電圧リミッタ、5…整流回路、21…半導体基 板、22…素子分離領域、23…二次コイル、24,2 4a. 24b…一次コイル、25a. 25b…絶縁膜、 D1, D2…pn接合ダイオード、QN1, QN2, Q

N3, QN4…NMOSトランジスタ。





【図9】



フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

テーマコード(参考)

H 0 2 M 7/21

HO1L 27/04

Fターム(参考) 5B025 AD10 AE00

5E070 AA11 CB13

5F038 AZ04 BG03 BG04 BG05 BG08

CA07 DF01 DF05 DT12 EZ20

5H006 AA00 BB00 CA02 CA07 CB07

CC08 DA04 DC05 HA08

5H730 AA14 AS01 AS04 BB02 BB22

CC25 CC28 DD04 EE07 EE19

FD03 FF01 FF05 FG01

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.